按照试验程序完成了一遍，但是串口发出的数据不是本身接受的数据，用逻辑分析仪观察，PC向FPGA发送正确，FPGA向PC发出的全是00。<br />又重新装载了例程的工程，结果正确，对比了自己建的工程和例程，程序完全一样，但是整个工程的大小不一样，说明我自己建的工程和盘中的例程有某处不一样。<br />在重新检查并核对了，没有在程序上发现不同，但是在hdl文件夹中发现，盘中工程比我的多了一个文件（如图）。<br /><br />我又按照教程一步一步地试了很多遍，结果还是不正确，FPGA传出的数据总是00。<br /><br />请问我这个问题会是出在哪呢？哪个文件是什么意思，在那一步操作中可以把它生成呢？<br /><br />我能保证程序语句绝无差错~ 麻烦指点~<br />谢谢！！  |
|
楼主
