打印
[Actel FPGA]

请教高手:关于ADC的sysclk和adcclk两个时钟问题

[复制链接]
1297|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
天交|  楼主 | 2008-2-20 16:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
zlgactel| | 2008-2-21 08:55 | 只看该作者

是后者

  要注意ADCCLK = SYSCLK/(4*(TVC+1)),不过你上面写的TVC=1111_1111=1024有错,应该是TVC=255,最后ADCCLK =SYSCLK/1024,但是这样ADC是不会正常工作的,需要让ADCCLK控制在1M到4M之间,如果SYSCLK选择4M,则TVC应该等于0,这样最后才能得到最低1M的频率。
   建议用Analog System Bulider软件自动计算生产ADCCLK的值,而无需自己去设置

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

31

主题

54

帖子

0

粉丝