分配引脚后有错误,各位请来帮忙看看

只看该作者 · 2008-3-2 15:52

我分配引脚时有如下的错误
Error: PRL13: Cannot place the instance rst_pad on the Lower Right quadrant locations because the instance Analog_inst/AB_INST connected to the clock net cannot be assigned to a quadrant. This instance must be placed on a middle left or middle right global locations.
Completed Prelayout Check
Running global checker.
Error: PLC002: No legal assignment exists for global net rst_c.
Error: PLC005: Automatic global net placement failed.
大家帮忙看下哈

只看该作者 · 2008-3-2 21:06

只看该作者 · 2008-3-3 10:55

最近很多人反映管脚分配不了，出现这个问题的都是复位引脚分配不成功，请参见RST实验在综合的时候在RST加一个syn_noclockbuf的约束.

只看该作者 · 2008-3-11 12:08

大家好!

我在layout是遇到了和楼主一样的问题,然后按照rtc的实验对综合的sdc文件进行syn_noclockbuf约束.问题就出现这个地方,综合通过,有警告,无错误.但是打开sdc文件时,出现提示

At line 5 while processing "D:/Actelprj/c51tt/synthesis/USER_CORE8051_sdc.sdc"
invalid command name "create_clock"

继续打开...

# Top Level Design Parameters

# Clocks

create_clock -period 10.000000 -waveform {0.000000 5.000000} clk48m

# False Paths Between Clocks

# False Path Constraints

# Maximum Delay Constraints

# Multicycle Constraints

# Virtual Clocks
# Output Load Constraints
# Driving Cell Constraints
# Wire Loads
# set_wire_load_mode top

# Other Constraints

这个错误请问该怎么解决呢.请大家指导一下,谢谢.

只看该作者 · 2008-3-12 16:50

前两天遇见同样的问题，今天在板子上面用了根跳线，把K2 和D10(MiniISA)连接起来了......

只看该作者 · 2008-4-8 19:35

无法加syn_noclockbuf的约束
在51核中嵌入PWM,也无法加入rst的约束条件，这个问题如何解决，请版主尽快解决一下，谢谢！！

只看该作者 · 2008-5-20 13:20

我之前遇到过，好象是因为模拟模块的rst端口分配不到按键管脚对应的BANK。
解决办法（己见）：把模拟模块的rst不做为顶层模块I/O来分配就可以了，具体来说，我中间加了一个D触发器（时钟48M，输入为顶层用来分配的rst，输出连接到分配不上的rst端口）。可以这样试试

只看该作者 · 2008-5-23 11:29

我以前也遇到同样的问题，最后发现是自己犯了一个很弱的错误，
我程序里面用到的是低电平复位，而在分配引脚的时候，却给它分配了一个高电平复位的引脚，所以就报出了你所遇到的错误，不知道你是不是这种情况。

只看该作者 · 2009-8-13 10:57

1# qiangxian
好好看看基本资料！

只看该作者 · 2009-9-26 10:51

这个是个时钟，不能被分配在一般管教上，只能分配在全局时钟上。

分配引脚后有错误,各位请来帮忙看看

相关下载

相关帖子

你按照ＲＳＴ哪个实验改变约束条件就可以了

re

无法加syn_noclockbuf的约束

~~

与junxiu6 相同

我遇到后的解决办法

re