发新帖我要提问
返回列表
打印
[Actel FPGA]

BUS问题

[复制链接]
1380|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
魔力鸟|  楼主 | 2008-3-9 22:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
原理图, 总线, LCD, 内核, 控制
我想用总线的方式来控制51内核来驱动LCD，应该用什么方式来建这个总线模块呢？用原理图的方式可以吗？怎么样才能把原理图变成一个模块的形式呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
lytga| | 2008-3-10 12:22 | 只看该作者

re

可以用硬件描述语言，也可以用viewdraw或者SmartDesign

使用特权

评论回复 赏
板凳
魔力鸟|  楼主 | 2008-3-12 10:25 | 只看该作者

请lytga说的详细些，好嘛？

用硬件描述我知道该如何做，但是viewdraw中我怎么也找不到bus形式的输入和输出口，把它生成模块时总是提示wir文件中有错误，是不是这个原因哦？还有就是我对SmartDesign不是太熟悉，具体操作还是不太懂。希望与lytga交流下

使用特权

评论回复 赏
地板
lytga| | 2008-3-12 21:04 | 只看该作者

re

为什么非要用原理图的方式描述呢？语言描述不是很方便吗？viewdraw的总线输入输出端口是单个in 和out端口，比如说总线命名是bus[1:0] ,那么就拖进两个in模块，命名为bus[1] ,bus[0],就可以了，libero8.0快速入门有这些介绍

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

魔力鸟

7

主题

16

帖子

0

粉丝