提问：51与AD数据传输的另一种方式！

只看该作者 · 2008-3-15 02:17

    前面提到51和AD转换后的数据传输问题，如果AD是12位，直接将AD的12位数据输出口连接到51的12个input口上可以实现数据传输，但是这样会很浪费I/O口。我想问可以这样不：
    将AD的输出口(为方便起见，设AD为8位)定义为wire[7：0] output，然后在FPGA内部将output直接接在51输入口上，比如在51内核模块中这样写：.port1i(output), 或者直接将output赋值给port1i，即assign port1i = output;
    请问各位这样行么？我正在试……