打不开sdc文件

发表于 2008-4-8 19:46

在加入rst约束条件时出现： At line 5 while processing "F:/Actelprj/core8051/synthesis/top_sdc.sdc" invalid command name "create_clock" 如何解决这个问题，请版主尽快解决，谢谢！！

发表于 2008-4-8 21:31

请您先打开SDC文件，把除了RST约束外的其它约束项去掉，把对应前面的勾去掉就行了

发表于 2008-4-9 09:42

怎么打开SDC文件，在综合软件中双击显示的就是楼主一样的内容？ 为什么呢？是因为我把48M时钟分成了三个时钟输出吗？ 谢谢！

发表于 2008-4-9 12:33

问题终于解决了！！在以上对话框后，继续打开，出现： # Top Level Design Parameters # Clocks create_clock -period 10.000000 -waveform {0.000000 5.000000} clk48m # False Paths Between .....   只需在create_clock.....这句话前加一个“#”即可解决，然后就可打开sdc文件了，估计这就是版主所说的“去除其它约束项”吧

发表于 2008-4-9 14:34

[Actel FPGA] 打不开sdc文件

相关帖子

您好

一样的问题

终于解决了！！

哦～谢谢

浏览过的版块