打印
[Actel FPGA]

打不开sdc文件

[复制链接]
1704|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
panni2008|  楼主 | 2008-4-8 19:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
sd, dc, TE, Actel, ST
   在加入rst约束条件时出现:
At line 5 while processing "F:/Actelprj/core8051/synthesis/top_sdc.sdc"
invalid command name "create_clock"
如何解决这个问题,请版主尽快解决,谢谢!!

相关帖子

沙发
zlgactel| | 2008-4-8 21:31 | 只看该作者

您好

请您先打开SDC文件,把除了RST约束外的其它约束项去掉,把对应前面的勾去掉就行了

使用特权

评论回复
板凳
whqonline| | 2008-4-9 09:42 | 只看该作者

一样的问题

怎么打开SDC文件,在综合软件中双击显示的就是楼主一样的内容?
为什么呢?是因为我把48M时钟分成了三个时钟输出吗?
谢谢!

使用特权

评论回复
地板
panni2008|  楼主 | 2008-4-9 12:33 | 只看该作者

终于解决了!!

   问题终于解决了!!在以上对话框后,继续打开,出现:
# Top Level Design Parameters

# Clocks

create_clock -period 10.000000 -waveform {0.000000 5.000000} clk48m

# False Paths Between .....
  只需在create_clock.....这句话前加一个“#”即可解决,然后就可打开sdc文件了,估计这就是版主所说的“去除其它约束项”吧

使用特权

评论回复
5
whqonline| | 2008-4-9 14:34 | 只看该作者

哦~谢谢

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

5

帖子

0

粉丝