打印
[Actel FPGA]

问个有关SmartGen的FIFO问题

[复制链接]
1359|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
1dqmoon|  楼主 | 2008-11-24 11:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我用Smartgen生成了一个 Fifo Controller without memory,  depth为10, width为17. WE, RE使用相同时钟信号

得到如下的hdl 代码

module FifoCore(WE,RE,CLK,FULL,EMPTY,RESET,MEMWADDR,MEMRADDR,
        MEMWE,MEMRE);
input WE, RE, CLK;
output  FULL, EMPTY;
input  RESET;
output [3:0] MEMWADDR, MEMRADDR;
output MEMWE, MEMRE;



问题1, 这个FIFO要怎么用啊? 只看到地址了, 那数据用什么来写入或读出啊?

问题2. 论坛里有个帖子, 在WE和RE是否可以同时工作,  我这边需要这个FIFO在写入的时候同时能够读去, 是否可以做到?


我用的是A3P030的FPGA, libero8.3.

谢谢先!

相关帖子

沙发
zlgactel| | 2008-11-28 08:39 | 只看该作者

re

1、因为这个 FIFO只是一个控制器而已,不带有存储单元,当然没有数据,你需要例外另外一中FIFO, 在我们的开发板的实验指导书上有。
2、不能同时进行

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

63

主题

253

帖子

0

粉丝