发新帖我要提问
返回列表
打印
[Actel FPGA]

igloo的全局时钟输入管脚？

[复制链接]
1906|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
agloo|  楼主 | 2009-1-29 06:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 管脚, IO, ip, pi
datasheet的pin description里似乎没有提到全局时钟应该从哪里输入。是不是只要是Gxxxx的管脚，比如说GAA0，都可以作为时钟输入？
另外，如果要使用片内的PLL，这个时钟又应该从哪里输入？谢谢。

使用特权

评论回复 赏

相关下载

相关帖子

沙发
yelinggtx| | 2009-2-3 19:59 | 只看该作者

re

Actel FPGA的全局引脚分为片上全局和象限全局，一般将时钟引脚接到片上全局引脚，而你所说的带G的管脚也包括象限全局，所以如果要接时钟引脚可以将其接到GCxxx或GFxxx（片上全局）脚上；至于要使用片内PLL，你只需将时钟引脚连到片上全局，在Libero环境中进行相应设置即可使用。

使用特权

评论回复 赏
板凳
agloo|  楼主 | 2009-2-4 14:05 | 只看该作者

谢谢回答。

就是说GCxxx和GFxxx都是片上全局管脚，而其它的Gxxxx都是象限全局的？

使用特权

评论回复 赏
地板
yelinggtx| | 2009-2-5 18:57 | 只看该作者

re

是的

使用特权

评论回复 赏
5楼
agloo|  楼主 | 2009-2-6 13:23 | 只看该作者

多谢

使用特权

评论回复 赏
6楼
linux123| | 2009-2-25 09:43 | 只看该作者

什么也不会，看不是很明白哦

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

agloo

8

主题

20

帖子

0

粉丝