发新帖我要提问
返回列表
打印
[Actel FPGA]

fpga 与两片sdram 时钟连接问题

[复制链接]
1831|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fpga-123|  楼主 | 2009-2-25 11:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, SDRAM, 时钟, PLL, 引脚
fpga要挂两片sdr sdram,我想用fpga的一个pll_out接两片sdram的时钟引脚,不只是否可行?频率为100Mhz..主要是想节省一个pll

使用特权

评论回复 赏

相关下载

相关帖子

沙发
usber| | 2009-5-20 14:00 | 只看该作者

不了解

使用特权

评论回复 赏
板凳
忆往昔123| | 2018-11-17 21:19 | 只看该作者
应该可以

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fpga-123

11

主题

74

帖子

0

粉丝