发新帖我要提问
返回列表
打印
[Actel FPGA]

如何将信号做一定的延时？

[复制链接]
937|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
arm-123|  楼主 | 2009-2-25 13:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 电路
对信号的延时应该怎样做呢？
听说用非门等门电路处理的话，综合时会将其作为冗余去掉？

另外，怎样确定信号输入到输出之间的时延？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
arm-123|  楼主 | 2009-2-25 13:47 | 只看该作者

这种方法可以吗》？

用 RC 和延迟线都可以实现 30nS 延时, 延时后信号可以用施密特门整形恢复边沿. 精密的数字延时要用移位寄存器, 用高时钟频率决定延迟时间.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

arm-123

18

主题

46

帖子

0

粉丝