本帖最后由 hanlin382 于 2015-10-10 19:37 编辑
目前遇到的情况是： 对方送过来80bits的串行数据和CLK, 它开始传送的之前有个同步机制，CLK保持low不变，data由 0 1 0变化，表示一个周期开始，他有可能不传完80bit就停止，而重新开始。
CPLD端的该如何去同步？ 尝试好多方法都不行.....
always @( negedge data )
begin
end
always @( posedge data )
begin
end
//计数及重新开始 new_start
always @(posedge clk or posedge new_start)
begin
if(new_start)
begin
bit_cnt[7:0] <=0;
end
else
begin
bit_cnt[7:0] <= bit_cnt[7:0]+1'b1;
end
end
如何能得到new_start. 捕获到同步 0 1 0信号，而重新开始？？
|
楼主
标题置顶
标题高亮
