关于 vhdl 的问题

发表于 2009-3-3 09:12

 关于 vhdl 的问题：process(a, b, c) begin… end process; 如果 a、b、c 同时改变,  该进程是<br />否同时执行三次？

发表于 2009-3-3 17:41

PROCESS STATEMENTS中的执行跟逻辑有关系,假如是同步逻辑,则在每次时钟的<br />触发沿根据 A, B, C 的条件来执行一次；假如是异步逻辑,  则根据判断 A、B、C 的条件来执行.一般我们都推荐使用同步逻辑设计

发表于 2009-3-4 11:05

发表于 2009-3-7 17:15

发表于 2009-3-9 09:02

如果a变化后，process开始执行里面的顺序语句，还未执行完，b又变化了。<br /><br />这个时候是忽略b的变化；还是重新重头开始执行process；还是执行完上一次之后再次执行？

发表于 2009-3-9 09:12

发表于 2009-3-9 09:56

可答案似乎给的不是很清楚啊？

发表于 2009-3-10 10:21

发表于 2009-3-10 10:22

[Actel FPGA] 关于 vhdl 的问题