发新帖我要提问
返回列表
打印
[Actel FPGA]

关于 vhdl 的问题

[复制链接]
1598|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
徐若瑄|  楼主 | 2009-3-3 09:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, PROCESS, ce, 进程
 关于 vhdl 的问题：process(a, b, c) begin… end process; 如果 a、b、c 同时改变,  该进程是
否同时执行三次？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
fpga-123| | 2009-3-3 17:41 | 只看该作者

应该是这样的。

PROCESS STATEMENTS中的执行跟逻辑有关系,假如是同步逻辑,则在每次时钟的
触发沿根据 A, B, C 的条件来执行一次；假如是异步逻辑,  则根据判断 A、B、C 的条件来执行.一般我们都推荐使用同步逻辑设计

使用特权

评论回复 赏
板凳
蹦蹦车| | 2009-3-4 11:05 | 只看该作者

这个问题很简单，但很经典。对入门很有帮组

使用特权

评论回复 赏
地板
小cat| | 2009-3-7 17:15 | 只看该作者

感谢2楼。明白了！

使用特权

评论回复 赏
5楼
tigris| | 2009-3-9 09:02 | 只看该作者

同问：

如果a变化后，process开始执行里面的顺序语句，还未执行完，b又变化了。

这个时候是忽略b的变化；还是重新重头开始执行process；还是执行完上一次之后再次执行？

使用特权

评论回复 赏
6楼
小cat| | 2009-3-9 09:12 | 只看该作者

那应该是等a执行完后再执行b了

使用特权

评论回复 赏
7楼
g19860529| | 2009-3-9 09:56 | 只看该作者

这问题经典

可答案似乎给的不是很清楚啊？

使用特权

评论回复 赏
8楼
徐若瑄|  楼主 | 2009-3-10 10:21 | 只看该作者

感谢大家帮忙

使用特权

评论回复 赏
9楼
徐若瑄|  楼主 | 2009-3-10 10:22 | 只看该作者

我觉得还是比较明白的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

徐若瑄

10

主题

89

帖子

1

粉丝