发新帖我要提问
返回列表
打印
[Actel FPGA]

對信號做任意延時的問題……

[复制链接]
1857|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
徐若瑄|  楼主 | 2009-3-3 09:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 寄存器, 移位, 移位寄存器
在设计中,往往需要对某个信号做一定（任意长）的延时, 有没有好的方法来实现？而不是采用类似移位寄存器的方法来延时.

使用特权

评论回复 赏

相关帖子

沙发
fpga-123| | 2009-3-3 17:46 | 只看该作者

使用移位寄存器在 FPGA 中对信号进行延时是一种好方法.

使用移位寄存器在 FPGA 中对信号进行延时是一种好方法. Xilinx Virtex 架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为 16)的移位寄存器.这就提供了一种高效的途径来在 FPGA 中实现移位寄存器.  无须使用触发器就可以实现一个 16 位寄存器.作为一个好的设计习惯,  任何情况下都不要通过闸延迟来实现延迟逻辑.

使用特权

评论回复 赏
板凳
fpga-123| | 2009-3-3 17:46 | 只看该作者

要请客吃饭的呀

使用特权

评论回复 赏
地板
蹦蹦车| | 2009-3-4 11:11 | 只看该作者

这些问题的确很经典，很有帮助

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

徐若瑄

10

主题

89

帖子

1

粉丝