打印
[Actel FPGA]

我是学习FPGA的新手,有几个基本问题想请教!

[复制链接]
1671|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
llllwwww|  楼主 | 2009-3-23 09:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
以前做过51单片机,请教几个FPGA里面VHDL的问题:
1.wire 这个定义是什么意思?有那些作用?是不是定义电气管脚,和硬件有那些相关的联系?在QII里面就是只定义管脚就行了吗?名称要不要呼应起来?
2.reg 这个定义是什么意思?是定义寄存器或者门电路模块吗?
 比如说:reg [17:] COUNT 这句话是什么意思?有那些作用?
3.assign 
总之这些语法我头一次遇见,以前用的都是KEIL C,有些逻辑关系能理解,但是不知道他们有那些具体的工作定义和使用条件。
还有一些关于硬件的问题
4.ACTEL的FPGA的工作时钟有几个?都需要在QII里面设置吗?那些需要同步?
5.如果定义的管脚和输入输出信号,在.v文件里面已经编译通过,但是又没有具体使用会怎么样?
                                      谢谢大家

相关帖子

沙发
xiaohuG| | 2009-3-23 23:02 | 只看该作者

初学者

周立功的网站有很好的verilog学习视频,很适合我们这些初学者的。

使用特权

评论回复
板凳
zcying| | 2009-3-28 16:59 | 只看该作者

看查查资料

使用特权

评论回复
地板
胡刚| | 2009-4-2 18:14 | 只看该作者

其实我觉得差不多了

使用特权

评论回复
5
yelinggtx| | 2009-4-4 11:39 | 只看该作者

re

wire是网型数据变量,用在模块间的信号连接,如assign等连续赋值语句中;
reg型是寄存器型数据变量,但不全定义寄存器,也可用于定义存储器;
reg [17:0] COUNT 是定义了18位宽的COUNT信号;
ActelFPGA I/O最高速度可达350M(DDR达700M),具体工作频率视而定;
可通过约束等方法解决I/O出现的问题。
更多问题可咨询ZLG Actel小组,也可买我们的EasyFPGA030开发板进行学习,与它配套的资料非常丰富。

使用特权

评论回复
6
usber| | 2009-5-9 12:59 | 只看该作者

就是,多查查资料。就OK了

使用特权

评论回复
7
ictty| | 2009-5-14 13:47 | 只看该作者

好,和您一起学咯

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

91

主题

450

帖子

2

粉丝