21ic电子技术开发论坛 › 已关闭版块 › ZLG › 如何用时序逻辑电路和VERILOG分别实现以下的功能？ ...
返回列表 发新帖我要提问

[Actel FPGA] 如何用时序逻辑电路和VERILOG分别实现以下的功能？

[复制链接]
2195|2
 楼主| yhhdsp 发表于 2009-3-29 23:15 | 显示全部楼层 |阅读模式
verilog, 时序逻辑电路, CPU, 信号, 寄存器
如何用时序逻辑电路和VERILOG分别实现以下的功能？<br />1、一个方波信号由低变高进行置位，要求CPU能读到相应位；<br />2、向某一控制寄存器的相应位写1时，清相应位；写0时，不改变。<br />
回复

收藏 举报

相关帖子
usber 发表于 2009-5-9 12:57 | 显示全部楼层

帮顶一下，知道的朋友给解决下

  
回复

收藏 举报

jumpoo 发表于 2009-5-15 14:09 | 显示全部楼层

这个很容易嘛

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yhhdsp

18

主题

27

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部