发新帖我要提问
返回列表
打印
[Actel FPGA]

用verilog实现双口RAM或者FIFO，哪个难度更大一些？

[复制链接]
4856|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yhhdsp|  楼主 | 2009-3-30 09:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, RAM, verilog, 双口RAM, verilo
用verilog实现双口RAM或者FIFO，哪个难度更大一些？请详细说明一下。谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
zlgactel| | 2009-3-31 15:16 | 只看该作者

Actel fpga

现在ACTEL FPGA的RAM和FIFO都是用开发工具生成的模块，调用就可以了，无需自己编写。

使用特权

评论回复 赏
板凳
McuPlayer| | 2009-4-20 06:32 | 只看该作者

内置RAM的设计早就考虑过这些问题了

所以对用户而言，是差不多的

使用特权

评论回复 赏
地板
usber| | 2009-5-9 12:52 | 只看该作者

学习了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yhhdsp

18

主题

27

帖子

0

粉丝