打印
[Actel FPGA]

fpga的输入脚上加上一个缓变的模拟信号,允许吗?

[复制链接]
1567|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
60岁老头|  楼主 | 2009-4-2 08:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
60岁老头|  楼主 | 2009-4-2 10:47 | 只看该作者

xiexie

使用特权

评论回复
板凳
胡刚| | 2009-4-2 18:11 | 只看该作者

路过,学习

使用特权

评论回复
地板
473009| | 2009-4-10 09:26 | 只看该作者

你摸拟信号是正的,还是什么样的,

如果你的模拟信号是0+12V的话是OK的,但是成本比较高;

使用特权

评论回复
5
usber| | 2009-5-9 12:55 | 只看该作者

天呐,好像比较危险

使用特权

评论回复
6
jumpoo| | 2009-5-15 13:44 | 只看该作者

没有试过。不知道会怎么样

使用特权

评论回复
7
qjy_dali| | 2009-5-25 00:10 | 只看该作者

这个要看具体的FPGA

  必须看相应的数据手册确认这样是否可以。有些FPGA的电平标准中可能支持带施密特特性的

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

23

主题

158

帖子

0

粉丝