发新帖我要提问
返回列表
打印
[Actel FPGA]

请问在FPGA内如何实现延时呢？

[复制链接]
2600|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yhhdsp|  楼主 | 2009-4-8 13:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 信号, 信号延迟
我想使某个信号延迟10us再输出。请问如何实现延时呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
王紫豪| | 2009-4-8 22:05 | 只看该作者

时钟计数

使用特权

评论回复 赏
板凳
yhhdsp|  楼主 | 2009-4-8 22:28 | 只看该作者

能否详细说明呢？谢谢！

能否详细说明呢？谢谢！

使用特权

评论回复 赏
地板
usber| | 2009-5-9 12:56 | 只看该作者

就是耗费系统时间你不会啊？

使用特权

评论回复 赏
5楼
jumpoo| | 2009-5-15 13:38 | 只看该作者

delay（）

使用特权

评论回复 赏
6楼
qjy_dali| | 2009-5-25 00:12 | 只看该作者

假如你有个1MHZ的时钟信号

　　那么，生成一个计数器，计数10次不就行了

使用特权

评论回复 赏
7楼
lzm2008| | 2009-5-25 12:30 | 只看该作者

俺是菜鸟刚学vhdl！这样可以吗？

惯性延时：目标信号《=输入信号 after时间表达式

传输延时：目标信号《=transport 输入信号 after时间表达式

使用特权

评论回复 赏
8楼
vxxw| | 2009-5-26 16:28 | 只看该作者

after 10 ns

使用特权

评论回复 赏
9楼
beinghu| | 2009-7-3 16:31 | 只看该作者

还真是菜鸟

那应该多学习，至少很多低级的最最基本的问题可以不问了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yhhdsp

18

主题

27

帖子

0

粉丝