21ic电子技术开发论坛 › 已关闭版块 › ZLG › 请问在FPGA内如何实现延时呢？
返回列表 发新帖我要提问

[Actel FPGA] 请问在FPGA内如何实现延时呢？

[复制链接]
3626|8
 楼主| yhhdsp 发表于 2009-4-8 13:28 | 显示全部楼层 |阅读模式
FPGA, PGA, 信号, 信号延迟
我想使某个信号延迟10us再输出。请问如何实现延时呢？
回复

收藏 举报

相关帖子
王紫豪 发表于 2009-4-8 22:05 | 显示全部楼层

时钟计数

  
回复

收藏 举报

 楼主| yhhdsp 发表于 2009-4-8 22:28 | 显示全部楼层

能否详细说明呢？谢谢！

能否详细说明呢？谢谢！
回复

收藏 举报

usber 发表于 2009-5-9 12:56 | 显示全部楼层

就是耗费系统时间你不会啊？

  
回复

收藏 举报

jumpoo 发表于 2009-5-15 13:38 | 显示全部楼层

delay（）

  
回复

收藏 举报

qjy_dali 发表于 2009-5-25 00:12 | 显示全部楼层

假如你有个1MHZ的时钟信号

　　那么，生成一个计数器，计数10次不就行了
回复

收藏 举报

lzm2008 发表于 2009-5-25 12:30 | 显示全部楼层

俺是菜鸟刚学vhdl！这样可以吗？

惯性延时：目标信号《=输入信号&nbsp;after时间表达式<br /><br />传输延时：目标信号《=transport&nbsp;输入信号&nbsp;after时间表达式<br />
回复

收藏 举报

vxxw 发表于 2009-5-26 16:28 | 显示全部楼层

after 10 ns

  
回复

收藏 举报

beinghu 发表于 2009-7-3 16:31 | 显示全部楼层

还真是菜鸟

那应该多学习，至少很多低级的最最基本的问题可以不问了。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yhhdsp

18

主题

27

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部