发新帖我要提问
返回列表
打印
[Actel FPGA]

标准的verilog语法，难道我写错了？？

[复制链接]
1594|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wangkj|  楼主 | 2009-6-3 10:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, VGA, IO, TE, vi

reg[15:0] pixcel_buf[15:0];//16*16 bit refresh tft screen data buffer 

Error: NETLIST:001 Behavioral HDL is not supported. Module vga has behavioral code in FILE E:vga_lcdmini2440verilogVGAh

这可是 verilog的标准语法啊。

altera就没问题。

使用特权

评论回复 赏

相关下载

相关帖子

沙发
wangkj|  楼主 | 2009-6-3 17:13 | 只看该作者

是软件安装问题，重新安装后正常

使用特权

评论回复 赏
板凳
auzxj| | 2009-6-23 10:07 | 只看该作者

自问自答型

O(∩_∩)O哈哈~

使用特权

评论回复 赏
地板
beinghu| | 2009-7-3 16:25 | 只看该作者

真的是自问自答？？？

verilog语言好多版本的   数组应该是2001版的 
好多工具要自己指定2001版

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangkj

581

主题

9976

帖子

24

粉丝