打印
[Actel FPGA]

请问EPM240的资源

[复制链接]
3804|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
readheart|  楼主 | 2007-12-13 22:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
young_zyj| | 2007-12-15 10:32 | 只看该作者

具体地估计需要看你具体的设计

EPM240属于CPLD,是近期推出的,性价比挺高的.其具体资源PDF上应该写得比较详细,资源够不够用看你的代码编写效率,具体地估计需要看你具体的设计

使用特权

评论回复
板凳
oasis_wang| | 2007-12-15 10:33 | 只看该作者

EPM240上不能实现一个UART和20个PWM输出

我初步综合了一下,一个UART占用273个tile,一路PWM占用60个tile,
那么一个UART和20个PWM输出将占用1500个tile,也就是说需要750左右个LE才能够实现,但是也要试过才知道,因为1500个tile不完全等于750个LE.

    所以在EPM240上远不能实现一个UART和20个PWM输出,因为EPM240只有240个LE,用一个A3P060勉强可以放得下.

使用特权

评论回复
地板
Gatter| | 2007-12-17 12:13 | 只看该作者

UART所占的资源到不多,看你自己怎么编写代码了

  EPM240是Altera的CPLD,其实它是Hybrid Sram构架的,即将配置芯片集成到了内部,EPM240的最大缺陷是擦写次数较少,有的芯片100次就GameOver了。

  代码所占资源和你编写的代码综合出来的电路有很大关系,当然与芯片的关系也很大;
  你可以这样理解:在FPGA中编程就像是在一块PCB上放置了各种各样的电路模块,然后再将他们连接起来。
  这样你就应该知道了,不同的工程师作PCB是不一样的,不同的工具布局布线的效果也是不一样的。所以选择好的综合工具,如Synplify是决定你占用芯片资源非常关键的一个因素。

使用特权

评论回复
5
readheart|  楼主 | 2007-12-18 17:00 | 只看该作者

谢谢大家

    因为第一次使用CPLD,没有一点概念,这几天看了一下Verilog HDL编程,对估算这些还不大明白.
我可不可以这么理解,写好代码在QuartusII里边编译一下,看看究竟需要多少资源.

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

11

帖子

0

粉丝