打印
[Actel FPGA]

Actel FPGA内部FIFO

[复制链接]
3392|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
金桥ACTEL|  楼主 | 2007-12-14 13:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
    在Actel FPGA内部的FIFO有三种模式:同步FIFO、带RAM的FIFO、不带RAM的FIFO。
    其中同步FIFO,内部的控制逻辑是用固有的硬件组成的,不用耗费逻辑单元(Tile),给用户用的标志信号总共有四个:除了普通的Full和Empty信号外,还有近空(almost Full)和近满(almost Empty)两个信号。关于空满的程度是用户可以设定的。
    带RAM的FIFO:是指控制器使用内部逻辑单元组成的,RAM使用FPGA内部的SRAM块。这种模式的FIFO速度不如上面一种来得快,且这个会耗费内部tile。
    不带RAM的FIFO:控制器也是用内部逻辑单元组成的,但是其RAM的接口留给用户使用,即用户可以使用外部的SRAM。通过I/O口来连接。当然这速度肯定不如同步的FIFO。
    但各种模式的FIFO各有各的应用

相关帖子

沙发
qiang3a| | 2010-9-4 20:01 | 只看该作者
学习学习,嘻嘻

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

42

帖子

0

粉丝