发新帖我要提问
返回列表
打印

关于DSP5510时钟问题，PLL倍频不上去！

[复制链接]
2773|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhangyunyong|  楼主 | 2008-6-5 21:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DSP, PLL, 时钟, 倍频, hz
我的目标板用仿真器最多才能倍频到80Mhz，高了就死了，资料上说可以到200Mhz，这是怎么回事？
请问：除了板子设计外还有没有其它原因引起这个问题？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
HH2| | 2008-6-6 14:51 | 只看该作者

查一下DVDD和CVDD，电源不稳定多PLL锁存有影响

使用特权

评论回复 赏
板凳
TI_CPIC| | 2008-6-10 10:14 | 只看该作者

同上建议


(1) 输入时钟CLKIN不能超过50MHz

(2) 检查核心电压(CVDD)和I/O电压(DVDD)是否为1.6v, 3.3v, 要求CVDD, DVDD要稳定干净, 电源纹波过大会影响PLL的锁存, 导致不能准确的倍频.

(3) 在配置好CLKMD寄存器后, 要轮询CLKMD bit0 LOCK位为1了才可以继续执行程序.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhangyunyong

2

主题

3

帖子

0

粉丝