打印
[PCB]

求助 cadence 导出网表时错误

[复制链接]
2446|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cooperfeild|  楼主 | 2015-10-19 11:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
导出网表时错误
ERROR: File "OP-AMP.brd" is being edited by user "yxw001822" on date "Mon Oct 19 10:44:54 2015" on system "YANG". Resolve lock file and re-run netrev.

#1   ERROR(SPMHNI-175): Netrev error detected.

#2   Run stopped because errors were detected

netrev run on Oct 19 10:50:36 2015
   DESIGN NAME : 'OP-AMP'
   PACKAGING ON Jan 13 2014 18:46:08

   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON

  2 errors detected
No oversight detected
No warning detected

cpu time      0:00:37
elapsed time  0:00:00

INFO(ORCAP-32005): *** Done ***
大家知道是怎么回事么。。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝