发新帖我要提问
返回列表
打印
[PCB]

差分时钟的问题

[复制链接]
1930|12
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiangwenj02|  楼主 | 2015-10-23 17:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, FPGA, PGA, DSP, rio
板子用的是TMS320C6678和VIRTEX5 FPGA。关于DSP的SRIO和FPGA的GTP通信时钟，在时钟方面，想用DSP 给SRIO模块的时钟直接接到FPGA的GTP差分时钟上，不知道能不能这样做？如果能时钟的拓扑结构怎么弄？还有就是，GTP和FPGA用不同的时钟信号。他们的频率必须一致吗？谢谢大侠们了。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
forgot| | 2015-10-27 09:07 | 只看该作者
你这个问题直接涉及到原理的设计

使用特权

评论回复 赏
板凳
jiangwenj02|  楼主 | 2015-10-27 09:19 | 只看该作者
forgot 发表于 2015-10-27 09:07
你这个问题直接涉及到原理的设计

嗯。就是想问问怎么设计。

使用特权

评论回复 赏
地板
forgot| | 2015-10-27 09:32 | 只看该作者
jiangwenj02 发表于 2015-10-27 09:19
嗯。就是想问问怎么设计。

FPGA没用过，不知道我不敢乱说

使用特权

评论回复 赏
5楼
jiangwenj02|  楼主 | 2015-10-27 19:22 | 只看该作者
forgot 发表于 2015-10-27 09:32
FPGA没用过，不知道我不敢乱说

撇开FPGA。像这种差分时钟能不能给两个器件用？

使用特权

评论回复 赏
6楼
jjjyufan| | 2015-10-27 21:40 | 只看该作者
可以使用

使用特权

评论回复 赏
7楼
jjjyufan| | 2015-10-27 21:41 | 只看该作者
不要直连 中间串个33R电阻

使用特权

评论回复 赏
8楼
jiangwenj02|  楼主 | 2015-10-28 16:11 | 只看该作者
jjjyufan 发表于 2015-10-27 21:41
不要直连 中间串个33R电阻

好的谢谢

使用特权

评论回复 赏
9楼
jiangwenj02|  楼主 | 2015-10-28 17:57 | 只看该作者
jjjyufan 发表于 2015-10-27 21:41
不要直连 中间串个33R电阻

还有个问题想请教一下。这个阻值如何确定还有电阻放置的位置有没有什么要求？

使用特权

评论回复 赏
10楼
jjjyufan| | 2015-10-29 10:59 | 只看该作者
靠近IC 放置

使用特权

评论回复 赏
11楼
焦耀华| | 2016-10-24 19:19 | 只看该作者
jiangwenj02 发表于 2015-10-27 19:22
撇开FPGA。像这种差分时钟能不能给两个器件用？

最好是分别给时钟  我们这边设计用的CDCE62005 给差分时钟

使用特权

评论回复 赏
12楼
jiangwenj02|  楼主 | 2016-10-25 15:01 | 只看该作者
jjjyufan 发表于 2015-10-29 10:59
靠近IC 放置

好的，谢谢

使用特权

评论回复 赏
13楼
jiangwenj02|  楼主 | 2016-10-25 15:02 | 只看该作者
焦耀华 发表于 2016-10-24 19:19
最好是分别给时钟  我们这边设计用的CDCE62005 给差分时钟

好的，谢谢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiangwenj02

11

主题

69

帖子

1

粉丝