PLL倍数

发表于 2008-8-19 15:44

PSOC内部PLL可以通过32.768K晶体锁定内部24M的频率。
不知道这个倍数是否可调，例如我需要内部频率为18M，是否能够实现？

发表于 2008-8-19 16:46

内部系统时钟能够实现6M和24M.CPU时钟可以除1,2,4,8...

发表于 2008-8-19 19:22

看来我要用外部时钟了。

发表于 2008-8-20 14:02

VC1的分频系数1~16  源：系统时钟
VC2的分频系数1~16  源：系统时钟，VC1
VC3的分频系数1~256  源：系统时钟,VC1,VC2, 可产生中断。

使用这三个分频器可产生各种各样的频率和时间周期。

发表于 2008-8-27 00:37

这些组合很多，但是无法组成17.743M的频率。
我想，如果能够调整PLL的倍数，就能解决这个问题了。

发表于 2008-9-3 11:46

发表于 2008-11-4 17:10

如题:
我想用VC3来定时,比如定时1ms,
每次定时到都产生一次中断,
用什么语句来判断VC3产生出中断,
如何编写VC3的ISR,
本来刚上接触PSOC,只需要这个功能,
请大虾们描述得尽量清楚,谢谢.

内部频率为18M不能够实现