发新帖我要提问
返回列表
打印
[FPGA]

verilog 语言中的assign

[复制链接]
1487|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
idqiye|  楼主 | 2015-10-26 13:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, verilo, Verilog语言
初学verilog 语言，之前学过c，想知道verilog 中的assign怎么理解？看书上写的定义，好抽象，有谁指点下

使用特权

评论回复 赏

相关下载

相关帖子
沙发
loushaofeng| | 2015-10-27 22:52 | 只看该作者
持续赋值语句！如assign a =b如果b发生任何变化，a立即跟着变化！

使用特权

评论回复 赏
板凳
loushaofeng| | 2015-10-27 22:53 | 只看该作者
在C语言中，语句过一个机器周期后才会执行，在这里，等待时间基本忽略！

使用特权

评论回复 赏
地板
雪夜虫子| | 2015-10-28 09:43 | 只看该作者
一根线直连。其实就是相当于同一个信号。

使用特权

评论回复 赏
5楼
feihufuture| | 2015-10-28 10:21 | 只看该作者
不像C语言那样，a=b，系统是要为a分配存储空间；在assign中，a =b，什么都不用管，直接将a看成b即可

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

idqiye

61

主题

346

帖子

3

粉丝