DFB的模块结构 -- FSM RAM

只看该作者 · 2015-10-27 10:35

FSM RAM是一个64x32的RAM。用来存放来自汇编代码的控制流信息，这些控制流信息表示DFB所要实现
的功能。 RAM在系统引导的时候被加载，但并不限于这个时间，只要DFB没有开始，之前的任何时间均可以加载RAM。
实际上，一些应用的算法是按照一定的规律进行加载和被替换的，这些应用包括需要处理几个通道的数据或者当一个通道需要多个变换（代码长度太大，以致于不能有合适的可利用的空间）。

只看该作者 · 2015-10-27 10:42

FSM RAM比特位域的映射关系

只看该作者 · 2015-10-27 11:02

程序计数器程序计数器PC用于向CS RAM提供正确的地址。

只看该作者 · 2015-10-27 11:07

控制存储
控制存储是指两个交错的RAM，用来存放用于ACU和数据通道单元的控制操作码。通过PC及前一个时钟设
置的DP和ACU操作状态，FSM RAM间接寻址这些RAM。

只看该作者 · 2015-10-27 14:08

下状态解码器
下状态解码器是用于控制FSM RAM状态转移的组合逻辑。下状态解码器是一个逻辑，这个逻辑给出了到FSM的状态地址。下状态解码器的结果由信号条件分支控制。当下面的一个条件成立时，就能到一个状态转移。
1）EOB为高和信号条件变高。这是真分支条件上的跳转；
2）LOOP为低表示无循环，EOB为高，条件为低。这是用于假条件的流通过条件用于假条件。

只看该作者 · 2015-10-27 14:09

1．有CS块的块结束条件-因为跳转指令标志着块的结束，这是跳转的条件；
2．数据通路状态输入，比如符号，门槛和相等。
1）Dpsign-基于ALU输出的最高有效位的跳转。如果ALU输入变为负，则该信号有效；
2）Dpthresh-当ALU检测到一个符号变化，比如在检测时出现0。该信号有效；
3）Dpeq-当硬件检测到ALU输出为0。