发新帖我要提问
返回列表
打印

模拟列时钟信号接到数字模块用的是哪个时钟？

[复制链接]
2164|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
phate|  楼主 | 2009-2-11 11:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
数字模块, 模拟, 时钟信号, ck, 方波
比如 DBB00 是一个PWM模块，输入clock是VC1，产生一个周期1s，占空比50%的方波。

当我把模拟列时钟AnalogClock_0_Select接到DBB00时，模拟列时钟用的clock是VC1还是周期1s的方波？

使用特权

评论回复 赏
沙发
PSoC_Rock| | 2009-2-12 12:54 | 只看该作者

当然是DBB0

它在内部是由CLK_CR0的bit 2~3决定的.

使用特权

评论回复 赏
板凳
phate|  楼主 | 2009-2-12 17:20 | 只看该作者

我想知道当DBB00本身输入clock是VC1时，模拟列时钟也是VC1吗？

3x

使用特权

评论回复 赏
地板
PSoC_Rock| | 2009-2-18 17:30 | 只看该作者

模拟列时钟由模拟列时钟多路选择器选择

与DBB00的输入clock无关.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

phate

4

主题

9

帖子

0

粉丝