芯片：CY8C27443
模块：INSAMP,3运放结构
列时钟：500Khz或者1MHz
共模输出：无
VDD=5.2V
以P03,P04作为差分输入，运放的输出路由到ABUS1上，测试结果如下：
序号 差分增益 转换增益 实测总增益 输出范围电压V 结论
1 48 1.938 3.799 2.997~4.820 极度偏小
2 2 1.5 1.989 3.77~5.01 偏小
3 1 1.5 1.496 3.336~4.417 正确
4 1 1.938 1.937 3.338~4.578 正确
以上测试的最大输出电压均在4.5V以下。
从上述数据可以得出一个比较简单的结论：在差分增益为1.0的情况下，两次测量总增益与转换增益一样，但是一旦差分增益大于1，则就出现总增益急剧缩小的情况。
能请大家指点一下吗？谢谢！ |
楼主
标题置顶
标题高亮
