打印
[FPGA]

有关C语言与Verilog语言的转换问题

[复制链接]
826|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
魔人布欧|  楼主 | 2015-11-3 10:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
如何将一段的C语言转换成硬件描述语言Verilog,下面就是一段C语言程序,求各位大神帮帮忙,关键是一些思路和技巧,该如何下手等等,谢谢。
void src(short int** pd,short int** ose,short int** pzse,int nse,int il,int jl,int mod)
{
        int i,j,k,l;
        double std,avg,temp;
        short int** pdse;
        pdse=(short int**)malloc(il*sizeof(short int*));
        for(i=0;i<il;i++){
                pdse[i]=(short int*)malloc(jl*sizeof(short int));
                for(j=0;j<jl;j++){
                        pdse[i][j]=-1;
                }
        }
        for(i=rn;i<il-rn;i++){
                for(j=rn;j<jl-rn;j++){
                        avg=0;
                        temp=0;
                        std=0;
                        for(k=-rn;k<=rn;k++){
                                for(l=-rn;l<=rn;l++){
                                        avg+=(double)pd[i+k][j+l];
                                }
                        }
                        avg=avg/((double)sn*sn);
                        for(k=-rn;k<=rn;k++){
                                for(l=-rn;l<=rn;l++){
                                        temp+=((double)pd[i+k][j+l]-avg)*((double)pd[i+k][j+l]-avg);
                                }
                        }
                        std=pow(temp/((double)sn*sn),0.5);
                        if(std<c*drt){
                                if(mod==0)pdse[i][j]=pd[i][j];
                        }
                        else{
                                if(mod==1)pdse[i][j]=pd[i][j];
                        }
                }
        }
        sr(pd,pdse,ose,pzse,il,jl,nse);
}

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

20

主题

43

帖子

1

粉丝