FPGA和CPLD是有区别的,不仅仅是RAM和Flash的差异
FPGA和CPLD是有区别的,不仅仅是RAM和Flash的差异。 FPGA的逻辑在RAM里面,是基于LUT的,所谓门数只是等效说法 CPLD的逻辑是FLASH的开关,是基于门逻辑的
这就是为什么,做状态机FPGA比CPLD有优势,而做组合逻辑CPLD比FPGA有优势。
CPLD因为是基于门逻辑的,所以每条路径上的delay是可以准确预估的,这对异步电路的设计非常有帮助。
至于Actel的事,估计王会计给说中了,商业策略而已,毕竟对普通用户而言,CPLD和FPGA区别不大。 就像当初STC说单片机内置EEPROM一样,实际上是1W到10W次的Flash。 |
|