各位达人好,我是刚开始学VHDL的小菜鸟,有个问题不会,求助ING

只看该作者 · 2007-2-9 15:49

我才开始用MAXPLUSII这个软件,是最新版本的,所以就输入了如下代码小弑牛刀:

library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY mux IS
PORT (d0,d1: IN BIT;
sel:IN BIT;
q:OUT BIT);
END mux

ARCHITECTURE dataflow OF mux IS
BEGIN
q=(do AND sel)OR(NOT sel AND d1);
END dataflow

当我CHECK的时候,程序显示有一个错误:Expected ASSERT,CONSTANT,DEFINE,DESIGN,FUNCTION,IF, OPTIONS,PARAMETERS,SUBDESIGN,OR TITLE but found a symbolic name "library"

这个是什么错误啊,我不知道该怎么改正,请达人们赐教

只看该作者 · 2007-2-13 18:23

q<=(do AND sel)OR(NOT sel AND d1);

只看该作者 · 2007-2-14 10:59

谢谢兄弟帮忙,但是那个错误还有~

只看该作者 · 2007-11-30 12:58

两个END后要有　；
q<=(do AND sel)OR(NOT sel AND d1);这句你把d0写成了do

改成这样就行
library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY mux IS
PORT (d0,d1: IN BIT;
sel:IN BIT;
q:OUT BIT);
END mux;

ARCHITECTURE dataflow OF mux IS
BEGIN
q<=(d0 AND sel)OR(NOT sel AND d1);
END dataflow;

各位达人好,我是刚开始学VHDL的小菜鸟,有个问题不会,求助ING

相关下载

相关帖子

hfa

RE

还有两处错