1、网络的链路层是MAC经MII总线控制PHY实现以太网帧的收发。PHY输出差分收发信号后的线路如下图所示。<br /><a href="https://bbs.21ic.com/upfiles/img/200711/20071121195545905.gif" target=_blank>https://bbs.21ic.com/upfiles/img/200711/20071121195545905.gif</a><br /><br /><img src="https://bbs.21ic.com/upfiles/img/200711/20071121195545905.gif"><br />PHY包括编码解码器、scrambler/descrambler器（打乱信号使信号零与一的个数几乎相同让信号具有随机性）、时钟恢复、自动协商等功能。发送器中有脉冲整形和驱动，接收器中有用于精密时钟和数据恢复的自适应均衡器和匹配器。PHY有个重要的功能就是实现载波监听和冲突检测，并把状态反应给MAC，由MAC进行处理。所以在PHY段一般认为是没有延迟的，而且PHY内部多是模拟电路，因此能做的工作不多，最多就是设计PHY的硬件接口电路，或者用FPGA接管MII信号来代替MAC以减小MAC段的延迟。RTL8201是常用的PHY器件，通过MII总线于MAC接口。IEEE已经规范了MII总线和PHY主要的内部寄存器功能，以保证器件的兼容性。MII总线共16个信号，包括TX_ER（发送错误），TXD<3:0>（发送数据），TX_EN（使能发送），TX_CLK（发送时钟），COL（总线冲突），RXD<3:0>（接受数据），RX_EX（接受错误），RX_CLK（接受时钟），CRS（载波检测），RX_DV（接受数据有效）等。另外有两条管理线，MDIO(管理数据输入输出)和MDCLK(管理数据时钟)。<br /><br /> |
|
楼主
