本帖最后由 leijixiaomile 于 2017-6-19 15:42 编辑
在许多应用中希望PSoC 4上的引脚可以输出固定频率的时钟。在PSOC 4上通过一个CLK资源加一个IO口就可以实现，同时输出频率可配置，使用哪个IO口输出也可灵活配置。 示例程序见附件，请在Creator 3.3及以上版本使用。 示例在P1.4引脚上输出24M晶振，芯片为PSOC 4247LQI-BL483
Tips:
1.时钟可配置，可以在Topdesign中配置时钟为想要的时钟频率，注意整数分频是可以实现的，如果选用的时钟资源为24M时钟，可进行2分频输出12MHz；注意最大的整数分频跟片子相关，PSoC4BLE<=65536， PSoC4200<=4294967296。PSoC 4200系列IMO时钟源的范围：3-48MHz。
2.支持分数分频（分数分频需要配置时钟项为fractional divider），分数分频的范围跟芯片相关，PSoC4BLE：65/32至65536，其中分频中的分母32不变，分子为65-2097152。需要的频率如果不能在这些分频数上取得，系统会根据系统能够给到的最接近的频率输出。.
3.IO口可配置，在.cydwr文件中配置需要的引脚即可。
4.程序可用在trim 24M 的ECO晶振，trim 32.768K的WCO晶振，以及当做输出时钟资源用。
本文如有纰漏，还请各位大神不吝斧正。
个人新建cypress PSoC 交流群： 497718076， 欢迎大家加群讨论。
|
楼主
标题置顶
标题高亮
