[Kinetis] 关于K64的AD采样问题

[复制链接]
2803|10
 楼主| lkjx28 发表于 2015-12-2 16:11 | 显示全部楼层 |阅读模式
使用K64P144M120SF5RM芯片,数据手册中关于2路AD同时采样的使用,没有详细介绍。请教一下,我的模拟信号是单端输入,该如何接入芯片(芯片管脚)。
zhanzr21 发表于 2015-12-2 17:18 | 显示全部楼层
单端输入的话 看你采样范围怎样 范围大了小了都要做相应的放大衰减 范围跟你VDDA给的电压有关
还有就是你输出的负载能力 如果是电阻分压而来的 那么可能要加运放跟随
如果范围负载都没问题 直接接到K64的引脚上
同时采样就是一个个通道接著来
cowboy2014 发表于 2015-12-2 20:29 | 显示全部楼层
单端输入的话将信号直接输入模拟输入口就好了啊
FSL_TICS_Robin 发表于 2015-12-3 11:24 | 显示全部楼层
建议参考附件文档里的方案,看是否适合你的需求: fangan1.jpg

虽然是K60的,但对于K64用户应该还是具有参考意义的。
飞思卡尔Kinetis K60 高速ADC应用.pdf (2.55 MB, 下载次数: 31)

 楼主| lkjx28 发表于 2015-12-3 11:25 | 显示全部楼层
不好意思,我没描述清楚。由于K64有2个ADCs,我的应用需要2个AD同时采样,这样保证2个模拟信号相位的同步性。这两个单端信号是分别加到DADP0、DAPM0还是DADP0、DADP1上?所谓“同时采样”并不是1个个通道挨着采样、转化。芯片的方框图中没有介绍呀
奥德赛 发表于 2015-12-3 20:09 | 显示全部楼层
FSL_TICS_Robin 发表于 2015-12-3 11:24
建议参考附件文档里的方案,看是否适合你的需求:

虽然是K60的,但对于K64用户应该还是具有参考意义的。

这个看着怎么像是差分输入呢
FSL_TICS_Jeremy 发表于 2015-12-4 10:47 | 显示全部楼层
lkjx28 发表于 2015-12-3 11:25
不好意思,我没描述清楚。由于K64有2个ADCs,我的应用需要2个AD同时采样,这样保证2个模拟信号相位的同步性 ...

你可以在2个ADC实现同时采样得,比如你可以设置ADC0,ADC1连续采样的,然后通过中断读取ADC采样值,但是在此之前我建议你可以去参考手册浏览一下ADC章节的内容。
FSL_TICS_Robin 发表于 2015-12-4 14:12 | 显示全部楼层
lkjx28 发表于 2015-12-3 11:25
不好意思,我没描述清楚。由于K64有2个ADCs,我的应用需要2个AD同时采样,这样保证2个模拟信号相位的同步性 ...

暂时没有完全符合你需求的文档可供参考。但看过那篇文档后,你可以将PDB0_CH0DLY0和PDB0_CH1DLY0设置成相同值,使得PDB在同一时刻触发ADC0_SC1A和ADC1_SC1A配置的通道采样。
既然你需要单端采样,那么通过修改ADC0_SC1A和ADC1_SC1A选择单端输入通道即可。
Messi1999 发表于 2015-12-5 20:10 | 显示全部楼层
zhanzr21 发表于 2015-12-2 17:18
单端输入的话 看你采样范围怎样 范围大了小了都要做相应的放大衰减 范围跟你VDDA给的电压有关
还有就是你输 ...

一个通道一个通道接着来还能叫同时采样吗,糊涂了
zhanzr21 发表于 2015-12-5 21:18 | 显示全部楼层
CPU是单核的,我说一个个来就是设置好同样的触发模式,读取一个再读取一个, 就算用DMA,你一个CPU读取多个通道难道不是一个个来?
神采奕奕 发表于 2015-12-6 13:53 | 显示全部楼层
学习!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

10

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部