关于I2C中的上拉电阻的取值的问题

发表于 2015-12-12 21:56

I2C的上拉电阻取值应该是多大呢？

发表于 2015-12-13 10:54

I2C的上拉电阻可以是1.5K，2.2K，4.7K，电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K

发表于 2015-12-13 12:35

这个与端口的驱动电流和RC时间常数有关，而且理论计算出来的阻值还需要在实际电路中测试，用示波器或数据记录仪观察波形加以调整，当然了，这是从设计的角度。实际已经有很多现成的设计电路，可以参考一下经验值。

发表于 2015-12-13 19:25

zhangbin_abc 发表于 2015-12-13 12:35
这个与端口的驱动电流和RC时间常数有关，而且理论计算出来的阻值还需要在实际电路中测试，用示波器或数据记 ...

我见网上的图，有1K的还有4.7K的，貌似都是这样的大概。你的做法好精细

发表于 2015-12-13 19:45

加不加上拉电阻,这个就要看你使用的单片机是否有标准的IIC标准接口了，如果你使用了标准的IIC接口，这个接口在使能的时候，引脚进入漏极开路模式，不过有一些单片机内部的上拉电阻可以使能，这样就省去了外部的上拉电阻.

发表于 2015-12-14 20:08

一般都会加的，还是加上感觉靠谱点

发表于 2015-12-15 22:23

大白农发表于 2015-12-14 20:08
一般都会加的，还是加上感觉靠谱点

根据I2C总线规范，总线空闲时两根线都必须为高。所以加上拉电阻是为了保险。

发表于 2015-12-17 22:04

如果是使用单片机的引脚模拟IIC协议的话，这个就得另说了，得看你的单片机引脚是否支持漏极开路模式或者上拉模式

发表于 2015-12-20 15:30

我一直没能理解的问题是，为什么有人执着于硬件I2C？I2C作为时钟驱动型的协议，用软件模拟时，不关中断，不存在阻塞（类似while（flag）那种）

发表于 2015-12-27 16:19

发表于 2017-11-25 09:35

小小少年苦中乐发表于 2015-12-13 10:54
I2C的上拉电阻可以是1.5K，2.2K，4.7K，电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响 ...

没考虑那么多，实际接了10k是没问题的。