发新帖我要提问
返回列表
打印

<求助>上下拉电路的替代电路

[复制链接]
1559|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
王重阳|  楼主 | 2015-12-13 12:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
电路, 低功耗, 芯片, 外围电路, CPLD
公司要设计一版低功耗的产品，之前的方案是直接断掉各个模块的电源，导致整个板子非常巨大。想改善设计，芯片使用低功耗产品，但是芯片低功耗了，外围电路特别是上下拉电路的耗电也比较可观，有没有好的低功耗方案代替外围电路，CPLD能实现对芯片的上下拉功能吗？ 好使不？ 求大神指点

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gx_huang| | 2015-12-13 12:48 | 只看该作者
上下拉和功耗有什么必然关系？电阻上下拉和有源器件上下拉，功耗有区别吗？
这完全是原理图设计问题，上下拉，平时处于不耗电就可以。
也就是说，休眠时，上拉端口是高电平，下拉端口是低电平，就不会有功耗，否则，无论电阻还是有源器件上下拉，都会耗电。

使用特权

评论回复 赏
板凳
dirtwillfly| | 2015-12-13 16:32 | 只看该作者
楼上正解，不管上拉还是下拉电阻，只要休眠时不耗电就可以。
休眠时IO的状态要注意配置为不耗电或者耗电少的状态

使用特权

评论回复 赏
地板
幸福至上| | 2015-12-13 17:06 | 只看该作者
2楼说得很对啊，上下拉电阻有功耗问题，那么肯定是因为存在电平差。

使用特权

评论回复 赏
5楼
chunyang| | 2015-12-13 17:09 | 只看该作者
使用内置偏置即可，不要外加，然后在进入低功耗模式时正确配置IO类型即可。

使用特权

评论回复 赏
6楼
tyw| | 2015-12-13 19:54 | 只看该作者
实在需加三极管驱动,可改用MOS管,这样上拉可用很大电阻,相对耗电可小很多.

使用特权

评论回复 赏
7楼
cooldog123pp| | 2015-12-13 20:26 | 只看该作者
二楼正解呀 没有必然关系 如果驱动能力要求不高的画 可以适当提高上拉电阻阻值

使用特权

评论回复 赏
8楼
hyl1615| | 2015-12-14 08:49 | 只看该作者
同意二楼看法

使用特权

评论回复 赏
9楼
ayl439| | 2015-12-14 09:07 | 只看该作者
休眠时也必须用上下拉电阻的，不会产生其它影响的情况下，增大上下拉电阻的阻值

使用特权

评论回复 赏
10楼
cool_coder| | 2015-12-14 12:51 | 只看该作者
我知道楼主的意思，其实是想从根本上解决上下拉电路在某一逻辑状态下的耗电问题，而不仅仅是如何处理休眠状态，或某一特殊输出状态，对吧？

使用特权

评论回复 赏
11楼
highend| | 2015-12-14 12:56 | 只看该作者
某些电路里，用开关电容替代上下拉电阻。例如芯片设计。

使用特权

评论回复 赏
12楼
cool_coder| | 2015-12-14 12:57 | 只看该作者
这种问题要根据电路设计需要具体分析。对于必须设计成上下拉的电路，比如某些强制要求OC、OD输出，I2C总线什么的，在保证性能的前提下，尽量加大上下拉电阻就可以降低耗电量。如果没有这种限制，使用图腾柱（totem pole）输出代替是比较好的方案。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

王重阳

17

主题

40

帖子

0

粉丝