打印
[技术问答]

Cortex-M0介绍

[复制链接]
939|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhuotuzi|  楼主 | 2015-12-16 20:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ARM公司的Cortex-M0应用于各种微控制器(MCU)中,并可让研发工程师以8位的价位创造32位的的效能,并将传统的8位和16位的处理器升级到更高效、更低功耗的32位处理器。
Cortex-M0是Cortex-M家族中的M0系列。最大特点是低功耗的设计。Cortex-M0为32位、3级流水线RISC处理器,其核心仍为冯.诺依曼结构,是指令和数据共享同一总线的架构。作为新一代的处理器,Cortex-M0的设计进行了许多的改革与创新,如系统存储器地址映像(system address map)、改善效率并增强确定性的嵌套向量中断系统(NVIC)与不可屏蔽中断(NMI)、全新的硬件除错单元等等,都带给了使用者全新的体验和更便利、 更有效率的操作。
CortexM0其核心架构为ARMv6M,其运算能力可以达到0.9 DMIPS/MHz,而与其他的16位与8位处理器相比,由于CortexM0的运算性能大幅提高,所以在同样任务的执行上CortexM0只需较低的运行速度,而大幅降低了整体的动态功耗。
Cortex—M0属于ARMv6-M架构,包括1颗专为嵌入式应用而设计的ARM核、紧耦合的可嵌套中断微控制器NVIC、可选的唤醒中断控制器WIC,对外提供了基于AMBA结构(高级微控制器总线架构)的AHB-lite总线和基于CoreSight技术的SWD或JTAG调试接口,如图所示。Cortex-M0微控制器的硬件实现包含多个可配置选项:中断数量、WIC、睡眠模式和节能措施、存储系统大小端模式、系统滴答时钟等,半导体厂商可以根据应用需要选择合理的配置。


Cortex-M0 架构




沙发
643757107| | 2015-12-17 13:22 | 只看该作者
想用M0的FMC擦写DATA FLASH, 充当EEPROM,省掉一个24C02,不知道这块FLASH可以擦写多少次?

为避免EEPROM失效数据保存不下来,有以下方法:

1 延时保存,有数据变化后,不立即保存,后面可能隔几秒又有数据更新,这个数据是外部遥控器触发的。

2 写进去后,读出来,看FLASH是否失效,如果失效,跳过这块,往后面的FLASH里面存,划1K FLASH出来,够存很多次了。

方法2可行性比较高,但是我还是想知道,这个FLASH倒底可以擦写多少次?

使用特权

评论回复
板凳
643757107| | 2015-12-17 13:23 | 只看该作者
M0的FMC擦写DATA FLASH, 充当EEPROM可以作erase 10K次

使用特权

评论回复
地板
zhuotuzi|  楼主 | 2015-12-24 11:33 | 只看该作者
ARM Cortex M0 应该是ARM家族里最高性价比的,这个目的就是取代八位单片机。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

197

主题

3267

帖子

7

粉丝