打印
[FPGA]

fpga后仿真,带fifoip核

[复制链接]
890|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
生成sdf文件,在modelsim里面仿真,如果只是随便弄个计数器,可以仿真,能够看到延时现象,但是当我用fifo ip核的时候,报这个错误simprims/X_MUX2.v(30): Instantiation of 'mux' failed. The design unit was not found.我在我的安装目录下搜索也没找到mux.v这个文件啊,
在X_MUX2.v里面确实有primitive mux (out, ina, inb, sel);primitive这种语法还没用过。
这个仿真搞不下去了,谁提示我一下。

相关帖子

沙发
紫藤遐想| | 2016-1-1 13:53 | 只看该作者
把sdf那个选项去掉,选哪个好像叫Ist,这样既可以了,以后用ip核都这样。

使用特权

评论回复
板凳
z894811350|  楼主 | 2016-1-4 09:02 | 只看该作者
紫藤遐想 发表于 2016-1-1 13:53
把sdf那个选项去掉,选哪个好像叫Ist,这样既可以了,以后用ip核都这样。

我不知道是哪个选项,我发现我之前删掉了一个udp mux,我重新编译这个库就好了

fifo_ip_timing_sim.png (9.99 KB )

fifo_ip_timing_sim.png

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

47

帖子

1

粉丝