打印

请教一个关于后仿真的问题

[复制链接]
1234|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
flyingwxj|  楼主 | 2008-9-11 15:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
源代码如下: 

`timescale 1ns / 1ps 
module bb (GCLK,a,b,c); 

input GCLK; 
input b,c; 
output a; 
reg a; 

always @(posedge GCLK) 
begin 
if(!c) 
a= b; 
else 
a= 1 'b1; 
end 
endmodule   
在进行功能仿真时结果是对的.核对了综合后的电路也是对的。但是布局布线后进行仿真时发现,在 c 为1期间 a 一直为0(而不是1),直到 c 第一次变由1变为0之后,后面的才结果都是对的。我想问的是为什么刚开始c为1的时候,a是0而不是1?
ps:不知道我表述清楚了没有。小弟不知道怎么上传图片

相关帖子

沙发
flyingwxj|  楼主 | 2008-9-11 15:04 | 只看该作者

这是仿真后的结果

为什么刚开始c为1的时候,a是0而不是1?

使用特权

评论回复
板凳
flyingwxj|  楼主 | 2008-9-11 16:34 | 只看该作者

谢谢大家进来看这个帖

问题解决了,是仿真器模拟器件初始化时产生的延时。希望对碰到同样问题的朋友有所帮助

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8

主题

21

帖子

1

粉丝