发新帖我要提问
返回列表
打印

如何用综合器将*.vhd文件变成电路图

[复制链接]
2078|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhaoqiu258|  楼主 | 2007-2-23 09:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
hd, 电路图, COM, ce, IEEE
看书时,有一个例子,讲的是对一个VHD文件进行综合,得到一个电路图,请问如何实现???文件如下:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY COMP IS
        PORT(
        A,B    : IN    BIT;
        y        : OUT    BIT  );
END COMP;
ARCHITECTURE a OF COMP IS
    
BEGIN
PROCESS(A,B)
BEGIN    
if A>B then  
   y<='1' ;
elsIF A<B THEN y<='0';
end if;
END PROCESS;
END a;

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xjg1111| | 2007-2-23 16:07 | 只看该作者

很多综合工具都可以......

使用特权

评论回复 赏
板凳
n3207| | 2007-2-25 12:24 | 只看该作者

synplify 或者quarutssii都可以综合出RTL级电路。

使用特权

评论回复 赏
地板
zhaoqiu258|  楼主 | 2007-3-8 20:45 | 只看该作者

synplify中的hdl analyst为什么打不开？

先谢楼上各位。
我安装了synplify（3。0）.可是不知为什么synplify中的hdl analyst下的个功能（子菜单）打不开？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhaoqiu258

15

主题

42

帖子

0

粉丝