发新帖我要提问
返回列表
打印

读不懂 veriloghdl，郁闷

[复制链接]
1673|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hawktca|  楼主 | 2007-4-26 15:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VerilogHDL, se, default, hb, rc

case (count_slot)                                             
   5'b00001 :                                                 
            begin                                   
              //如何理解下面的句子                 
               rchblk <= {0 : 1'b1, {30{1'b0}}} ;                 
            end                                               
   /*** omited follows **/
   default:
    
endcase

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hawktca

6

主题

18

帖子

1

粉丝