打印

VHDL中的错误,高手帮忙解释一下

[复制链接]
1485|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
强仔|  楼主 | 2007-5-9 23:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
下面程序中为什么提示:"condition clause and timeout clause together in a wait statement is not supported"?请高手指导。
---------------测试基准--------------------------
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
-------------------------------------------------
ENTITY TB_CLK_DIV IS
END TB_CLK_DIV;
-------------------------------------------------
ARCHITECTURE TESTBENCH OF TB_CLK_DIV IS
COMPONENT CLK_DIV
    PORT(CLK: IN STD_LOGIC;
         RST: IN STD_LOGIC;
         CLK_2D: OUT STD_LOGIC;
         CLK_4D: OUT STD_LOGIC;
         CLK_8D: OUT STD_LOGIC;
         CLK_16D: OUT STD_LOGIC);
END COMPONENT;

SIGNAL CLK: STD_LOGIC:='1';
SIGNAL RST: STD_LOGIC:='1';
SIGNAL CLK_2D: STD_LOGIC;
SIGNAL CLK_4D: STD_LOGIC;
SIGNAL CLK_8D: STD_LOGIC;
SIGNAL CLK_16D: STD_LOGIC;

BEGIN
    PROCESS
    BEGIN
    WAIT FOR 50 NS;CLK<=NOT CLK;
    END PROCESS;
    RST<= '0' AFTER 200 NS;
    TEST: CLK_DIV
    PORT MAP(CLK,RST,CLK_2D,CLK_4D,CLK_8D,CLK_16D);
END TESTBENCH;
-------------------------------------------------

相关帖子

沙发
天涯落日| | 2007-5-11 20:43 | 只看该作者

郁闷~~

你怎么定义的?CLK  RST CLK_2D  CLK_4D  CLK_8D CLK_16D  这些是端口还是信号??可以的吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

27

帖子

0

粉丝