打印
[Actel FPGA]

新手帮助!verilog

[复制链接]
1212|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
goodfan|  楼主 | 2008-11-10 18:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
以下verilog 程序 为何在function 下正确,而timing下严重不对啊。指教啊!谢啊!
module case2(clk,in,rdata1,rdata2,count1);
    input clk;
    input[1:0] in;
    
    output[1:0] rdata1,rdata2;
    output count1;

   
    reg[1:0] rdata1,rdata2;

    reg count1;
    
    
    always@(posedge clk)
        
            
            begin
                case(count1) 
                    1'b0: rdata2[1:0]<=in[1:0];
                    1'b1: rdata1[1:0]<=in[1:0];
                    
                endcase
            count1<=~count1;                    
            end        
            
        
    endmodule    

相关帖子

沙发
yelinggtx| | 2008-11-30 15:48 | 只看该作者

没复位 输出肯定是未知态呀§

使用特权

评论回复
板凳
gzhd79| | 2009-1-6 16:44 | 只看该作者

rdata2[1:0],rdata1[1:0],count1初始值

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

1

帖子

0

粉丝