发新帖我要提问
返回列表
打印

如何描述一个信号的上升沿？

[复制链接]
2170|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
风中De舞者|  楼主 | 2007-8-29 15:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 矢量, 编写, ev, dc
除了 if (clk'event and clk='1') then 以外  还有啥办法？
另外我想编写检查4BIT矢量中任意一个上升沿该如何写？
搞了半天没搞出来 大家帮个忙啦  谢谢了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tjsheep| | 2007-9-2 09:35 | 只看该作者

verilog

always @(posedge clk) begin
    ...
end

always @(posedge bit[0] or posedge bit[1] or posedge bit[2] or posedge bit[3]) begin
    ...
end

clk and [3:0]bit 是变量……

hoho

使用特权

评论回复 赏
板凳
伊处| | 2007-9-2 19:44 | 只看该作者

if rising_edge(clk) then

if rising_edge(clk) then也可以判断时钟上升沿

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

风中De舞者

32

主题

287

帖子

1

粉丝