发新帖我要提问
返回列表
打印

ASIC 综合问题

[复制链接]
817|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jimmy817|  楼主 | 2016-1-13 16:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ASIC, TE, 仿真, verilog, verilo

新人:   请问大虾，用通用synopsys库综合出的verilog网表怎么仿真？   网表中有实例化的GTECH_NOT ,GTECH_BUF 等等，但是没有具体function。
  GTECH_NOT, GTECH_BUF 存放在哪个文件里的，DB格式的嘛？
  我想用verilog XL仿真看看结果是否正确，因为没有VCS VSS仿真器。

  谢谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jimmy817

2

主题

15

帖子

1

粉丝