21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › ASIC 综合问题
返回列表 发新帖我要提问

ASIC 综合问题

[复制链接]
1026|0
 楼主| jimmy817 发表于 2016-1-13 16:28 | 显示全部楼层 |阅读模式
ASIC, TE, 仿真, verilog, verilo

新人:   请问大虾，用通用synopsys库综合出的verilog网表怎么仿真？   网表中有实例化的GTECH_NOT ,GTECH_BUF 等等，但是没有具体function。
  GTECH_NOT, GTECH_BUF 存放在哪个文件里的，DB格式的嘛？
  我想用verilog XL仿真看看结果是否正确，因为没有VCS VSS仿真器。

  谢谢
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jimmy817

2

主题

15

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部