程序如下,请大侠帮忙,先谢了。 module led_jing (seg,sl,clk); output [7:0]seg; output [4:0]sl; input clk; reg[7:0]seg_reg; reg[4:0]sl_seg; reg[3:0]disp_dat; reg[27:0]count; always@(posedge clk) begin count=count+1; end always begin sl_seg=5'b11111; end always begin disp_dat=count[27:20]; if(disp_dat>9)disp_dat=4'b0000; end always@(disp_dat) begin case (disp_dat) 4'h0:seg_reg=8'h3f;//显示0 4'h1:seg_reg=8'h06;// 1 4'h2:seg_reg=8'h5b; // 2 4'h3:seg_reg=8'h4f; // 3 4'h4:seg_reg=8'h66; // 4 4'h5:seg_reg=8'h6d; 4'h6:seg_reg=8'h7d; 4'h7:seg_reg=8'h07; 4'h8:seg_reg=8'h7f; 4'h9:seg_reg=8'h6f; //显示9 endcase end assign seg=seg_reg; assign sl=sl_seg; endmodule
|