verilog一个问题求教

只看该作者 · 2008-1-18 21:12

最近在学习verilog一位仁兄编的程序有一处看不太懂，>=符号不是比较大小用的关系操作符吗，可是这位仁兄写的程序
if (reset)
      stk30 <= 8'h0;
   else if (ca2)
       stk30 <= stk29;
    else if (ca1)
       stk30 <= stk31;
怎么好象<=是个附值语句了？求大人解答，在线等，另外这是个关于堆栈的程序...

4万 · 2008-1-18 21:16

只看该作者 · 2008-1-18 21:20

请问是什么意思，我看的那本书上好象没有说这个东西，那本书比较薄

只看该作者 · 2008-1-18 21:22

只看该作者 · 2008-1-18 21:23

4万 · 2008-1-18 21:32

比如：a=1,b=0 c=0

执行：b=a c=b后，c的值与b相同都是1

而执行：b<=a c<=b后，c的值为1，b的值不变是0

可以这样理解：
阻塞赋值“=”象单片机的程序，循序执行
非阻塞赋值“<=”是同时执行的，c的值是b没改变时的值。

只看该作者 · 2008-1-18 21:41

4万 · 2008-1-18 22:01

Verilog HDL和VHDL的比较

这两种语言都是用于数字电子系统设计的硬件描述语言，而且都已经是 IEEE 的标准。 VHDL 1987 年成为标准，而 Verilog 是 1995 年才成为标准的。这个是因为 VHDL 是美国军方组织开发的，而 Verilog 是一个公司的私有财产转化而来的。为什么 Verilog 能成为 IEEE 标准呢？它一定有其优越性才行，所以说 Verilog 有更强的生命力。
这两者有其共同的特点：
1. 能形式化地抽象表示电路的行为和结构；
2. 支持逻辑设计中层次与范围地描述；
3. 可借用高级语言地精巧结构来简化电路行为和结构；具有电路仿真与验证机制以保证设计的正确性；
4. 支持电路描述由高层到低层的综合转换；
5. 硬件描述和实现工艺无关；
6. 便于文档管理；
7. 易于理解和设计重用
但是两者也各有特点。 Verilog HDL 推出已经有 20 年了，拥有广泛的设计群体，成熟的资源也比 VHDL 丰富。 Verilog 更大的一个优势是：它非常容易掌握，只要有 C 语言的编程基础，通过比较短的时间，经过一些实际的操作，可以在 2 ～ 3 个月内掌握这种设计技术。而 VHDL 设计相对要难一点，这个是因为 VHDL 不是很直观，需要有 Ada 编程基础，一般认为至少要半年以上的专业培训才能掌握。
目前版本的 Verilog HDL 和 VHDL 在行为级抽象建模的覆盖面范围方面有所不同。一般认为 Verilog 在系统级抽象方面要比 VHDL 略差一些，而在门级开关电路描述方面要强的多。
近 10 年来， EDA 界一直在对数字逻辑设计中究竟用哪一种硬件描述语言争论不休，目前在美国，高层次数字系统设计领域中，应用 Verilog 和 VHDL 的比率是 80 ％和 20 ％；日本和台湾和美国差不多；而在欧洲 VHDL 发展的比较好。在中国很多集成电路设计公司都采用 Verilog ，但 VHDL 也有一定的市场。

只看该作者 · 2008-1-18 22:09

只是觉得 VHDL 描述比较繁琐,其他没觉得什么.

4万 · 2008-1-18 22:10

只看该作者 · 2008-1-18 22:11

只看该作者 · 2008-1-18 22:14

verilog一个问题求教

相关下载

相关帖子

非阻塞赋值的表示方法，楼主没看过书吗？

1

是个附值语句

谢谢了啊，这回弄明白了

alice84也在学Verilog？

偶学VHDL

最好学Verilog HDL，语法与C相当，资源比较多

重复发贴,拉出去喀嚓掉

LS浮躁`~~

IF......THEN

咋浮躁了?什么意思?