发新帖我要提问
返回列表
打印
[Actel FPGA]

提示design 被锁是怎么回事啊？

[复制链接]
1401|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
whqonline|  楼主 | 2008-2-19 22:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Design, FIFO, top, BLE, se

Error: Unable to open the design file: 'FIFO_top.adb'
'BA_NAME' set to 'FIFO_top_ba'

打开以前的工程，点击design就提示如图的~是怎么回事啊？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
zlgactel| | 2008-2-20 13:28 | 只看该作者

re

是不是同时打开了两个工程？

使用特权

评论回复 赏
板凳
w_fpga| | 2008-2-20 14:51 | 只看该作者

re

是！
不过以前也打开过就没事，应该是同时打开两个工程，并同时打开了这两个工程的design～
然后后来单独打开一个也不行了～
怎么办呢～呵呵:(

使用特权

评论回复 赏
地板
zlgactel| | 2008-2-21 10:19 | 只看该作者

re

   注意：一个工程Designer只能打开一个，尽量不要同时打开两个，如果有两个不同的工程，同时打开这两个工程的Designer是没有关系的。像你这种情况重新启动下电脑就可以了

使用特权

评论回复 赏
5楼
whqonline|  楼主 | 2008-2-21 10:22 | 只看该作者

哦，谢谢了！下次不会这样了～

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

whqonline

21

主题

79

帖子

0

粉丝