PLL

只看该作者 · 2016-1-18 10:03

Error: Can't place fast PLL "PLL:U1|altpll:altpll_component|pll" because I/O pin "sys_clk" (port type INCLK of the PLL) is assigned to a location which is not connected to port type INCLK of any PLL on the device
请问。我是用的是ep1c3系列的开发板，生成了一个pll内核，想倍频一下。分配管脚是我把pll的输入端接在了93(clk2)管脚，也就是晶振的输出端，可是老是报错。之后我将端口改为16端（clk0）就能够进行全编译。但是这样在用signalTap仿真时却是一直都在等待时钟。到底是什么原因？很不理解。